본문 바로가기

𝓡𝓸𝓸𝓶5: 𝒦𝑜𝓇𝑒𝒶 𝒰𝓃𝒾𝓋/논리설계 Digital Design(COSE221)

(3)

[논리설계] Verilog-HDL 설계 1. 기본 1) Module - top module - 하위 module - test module modul module_name(port_list); port 선언 reg 선언 wire 선언 parameter 선언 gate modeling data flow modeling behavioral modeling structural modeling 하위모듈 호출 endmodule - Verilog HDL로 표현되는 논리회로는 "module~endmodule" 안에 있어야 함 - 모든 문장은 ; 로 끝나고, "end~"로 시작하는 예약어에는 ; 없음 - 이름 또는 식별자는 소문자와 대문자를 구별 - 예약어는 반드시 소문자임 - module 이름은 영문자와 언더바로 시작 가능 - 주석은 // 또는 /* */ 2..

[논리설계] 2. 부울대수와 논리게이트 1. 부울 스위칭 대수 - 부울 대수 : 논리 연산자 and, or, not을 사용하여 논리적 기능을 처리하는 논리 수학 - 부울식 : 논리적 기능을 기호로 나타낸 식 - 논리변수 : 시간에 따라 변하는 논리치를 갖는 양 - 논리연산자 : 논리 시스템을 해석하고 설계하는데 사용되는 기본적인 기능 - 논리함수 : 임의의 시스템이 갖고있는 논리적인 기능 - 진리표 : 모든 가능한 경우의 논리적인 입력과 출력과의 관계를 나타낸 표 2. 부울 함수 - Closure : + /· (and / or) - 단위원 (identity element) : 원래 꼴이 나오게 만드는 값 (or일 때는 0, and 일 때는 1) ex) x+0 = 0+x = x x · 1 = 1 · x = x - 교환법칙, 분배법칙 - 보수 e..

[논리설계] 1. 디지털 시스템과 2진수체계 1. Digital System 1) Analog & Digital -Analog 신호 : 연속적으로 표현된 신호 -Digital 신호 : 이산적으로 표현된 신호 -부호화 : 신호의 표현 방식을 바꾸어 나타내는 것 2) Analog-Digital 변환 -Sampling (샘플링) : 일정한 시간 간격으로 분해하여 나타내는 것. Sampling 숫자가 많을 수록 간격이 좁아져 정확도 상승. 적을수록 간격이 넓어져 정확도 하락. ex) 1초일 때 값, 2초일 때 값, .... -Quantization (양자화) : 신호치를 이산적으로 표현하는 것, 데이터를 이산적으로 표현한다. 3) 양자화 - Analog 값 : 0.00, 2.53, 9.4 ... - Digital 값 : 0000 , 0001, 0010, ..

이전 1 다음

티스토리툴바